Pràctica 1, primeres passes amb la NEXYS A7 – 100T


Objectius

Iniciar-se en la programació de la **Nexys A7-100T** mitjançant la implementació de portes lògiques bàsiques, prenent com a referència l'exemple d'una porta **NOT**. Adaptar el codi a les altres portes proposades i comprovar-ne el funcionament, tant en simulació com a la **Nexys A7-100T**, d'acord amb les taules de veritat corresponents.

Nexys A7-100T

En aquesta pràctica utilitzareu la **Digilent Nexys A7-100T**, una placa de desenvolupament que permet implementar circuits digitals. El seu component principal és una FPGA (Field-Programmable Gate Array), un dispositiu electrònic configurable en el qual implementareu els dissenys lògics descrits en VHDL.

A diferència de programar un ordinador perquè executi instruccions, aquí utilitzareu el codi per descriure un circuit digital. Amb el programa **Vivado** generareu el fitxer de configuració i el carregareu a la FPGA. Els interruptors de la **Nexys A7-100T** serviran per introduir els valors lògics de les entrades, mentre que els LEDs permetran observar les sortides.



*Il·lustració 1: Vista i enumeració dels components de la **Nexys A7-100T**.*

Numero	**Component Description**	**Numero**	**Component Description**
1	Power jack	**16**	JTAG port for (optional) external cable
2	Power switch	**17**	Tri-color (RGB) LEDs
3	USB host connector	**18**	Slide switches (16)
4	PIC24 programming port (factory use)	**19**	LEDs (16)
5	Ethernet connector	**20**	Power supply test point(s)
6	FPGA programming done LED	**21**	Eight digit 7-seg display
7	VGA connector	**22**	Microphone
8	Audio connector	**23**	External configuration jumper (SD / USB)
9	Programming mode jumper	**24**	MicroSD card slot
10	Analog signal Pmod port (XADC)	**25**	Shared UART/ JTAG USB port
11	FPGA configuration reset button	**26**	Power select jumper and battery header
12	CPU reset button (for soft cores)	**27**	Power-good LED
13	Five pushbuttons	**28**	AMD Artix™ 7 FPGA
14	Pmod port(s)	**29**	DDR2 memory
15	Temperature sensor		

*Taula2: Enumeració dels components de la **Nexys A7-100T**.*

A la pàgina web del fabricat trobareu tota la informació relacionada amb la **Nexys A7-100T** (https://digilent.com/reference/programmable-logic/nexys-a7/start). Per fer aquesta i les properes pràctiques farem servir els següents components:


- 2.- Power switch: interruptor per encendre la **Nexys A7-100T.**
- 13.- Five pushbuttons: 5 polsadors.
- 17.- Tri-color (RGB) LEDs: 2 LEDs RGB (Red Green Blue).
- 18.- Slide switches (16): 16 interruptors de desplaçament.
- 19.- LEDs (16): 16 LEDs de color vermell
- 21.- Eight digit 7-seg display: 8 displays de 7 segments basats en LEDs.

La resta de components no els farem servir.


Crear el primer projecte

A continuació teniu els passos que hem de realitzar a cada una de les pràctiques que fem amb Vivado, segui-les pas a pas, no intenteu avançar sense haver completat la ordre anterior.


1. Obriu Vivado i seleccioneu **Create Project**.




2. Poseu-li el nom de la pràctica corresponent, aquesta serà `practica1` i escolliu una carpeta de treball local.




3. Seleccioneu **RTL Project** i no cal de moment especificar les fonts.




4. A la selecció del dispositiu, trieu la referència **`xc7a100tcsg324-1`**. És la FPGA indicada als fitxers oficials de la Nexys A7-100T. Si teniu instal·lats els fitxers de placa de Digilent, també podeu seleccionar **Nexys A7-100T** a la pestanya *Boards*.



Ja tenim el projecte creat, ara li direm que el llenguatge serà VHDL, anem als Settings i ho canviem a *target language* si fos el cas.






Aquí podríem canviar altres propietats, com la FPGA, però de moment només canviarem el llenguatge.


Nota: els *board files* faciliten seleccionar la placa, però **no són imprescindibles** per a aquest exercici si seleccioneu directament la referència de la FPGA i afegiu les restriccions de pins `.xdc`. Digilent publica tant els fitxers de placa com el [fitxer mestre de restriccions de la Nexys A7-100T].

Exemple d'implementació de una porta inversora i la seva comprovació mitjançant un interruptor (SW0) i un LED (LED0).


Per aquesta pràctica necessitareu dos arxius que estaran a la tasca d'entrega al campus, els arxius son Nexys7.vhd, arxiu que relaciona la porta inversora amb un interruptor i un LED i haureu de modificar per comprovar totes les vostres portes, i l'arxiu Nexys-A7-100T-Master.xdc, necessari per identificar tots els components externs amb les potes corresponents de la FPGA.

Un cop ja tenim el projecte creat, anem a dessing sources i amb el botó dret feu **+Add sources**:







Afegiu al projecte el fitxer VHDL (suposadament *practica1.vhd*) que heu fet a casa per la pràctica 1:




Vivado ja detecta les entitats que heu fet i les mostra en una llista, si cliqueu a Libraries, us mostrarà l'arxiu que heu importat. Si cliqueu dues vegades sobre l'arxiu us permetrà editar-lo.




Seguidament afegiu al projecte l'arxiu *Nexys7.vhd* que trobareu al campus i modificareu mes endavant.




En aquest can Vivado ja ha detectat la jerarquia i mostra l'únic component que està descrit a l'arxiu.



Ara hem de relacionar el component del nostre disseny amb els componets físics de la **Nexys A7-100T**, heu d'afegir un fitxer de restriccions, a on indica quins pins de la FPGA estan relacionats amb els components externs, aquest arxiu es el *Nexys-A7-100T-Master.xdc* i l'hem d'afegir com hem fet abans, però ara ho farem a la carpeta constrains:





Si l'obriu clicant dues vegades podreu veure el seu contingut, que en aquest cas ens indica que al PIN J15 de la FPGA està connectat l'interruptor SW0, i que al PIN H17 està connectat el LED0:


```
set_property -dict { PACKAGE_PIN J15 IOSTANDARD LVCMOS33 } [get_ports {SW0}]
set_property -dict { PACKAGE_PIN H17 IOSTANDARD LVCMOS33 } [get_ports {LED0}]
```

Tots els altres pins de la FPGA estan comentats amb el símbol #, quan els tingueu que fer servir haureu de descomentar el pin traient el #.


Ara ja tenim tot preparat per poder compilar el nostre disseny i enviar-lo a la **Nexys A7-100T** per comprovar el seu funcionament.

Generar l'arxiu de programació i carregar el disseny

Hem de realitzar 3 passos per poder generar l'arxiu de programació, aquest son **Synthesis**, **Implementation** i **Generate Bitstream**. Per aquest ordre.




Tingueu en compte que trigarà uns 2-3 minuts en fer cada pas, heu de mirar a dalt a la dreta per saber si el programa està en execució o ja ha acabat.




Mentre surti aquest missatge el programa està compilant.


Us aniran sortint missatges per poder fer les tres fases de cop.





Ara ja podem connectar la **Nexys A7-100T** a l'ordinador amb el cable micro-USB que hi ha a la capsa tal i com mostra la següent imatge:




Li donem al l'interruptor, numero 2 a la imatge de la descripció de la **Nexys A7-100T**, i ja hauria d'encendre mostrat tot un seguit de combinacions amb els LEDs.
A Vivado, obriu **Open Hardware Manager → Open Target → Auto Connect**, seleccioneu el dispositiu detectat, feu clic a **Program Device** i carregueu el fitxer `.bit` generat. Pot ser que tinguem que buscar el fitxer, que es troba a la ruta del projecte ../project_1/project_1.runs/impl_1/Nesys7.bit:







Si tot s'ha fet correctament, el LED **LED0** estarà encès indicant que la sortida es un 1 ja que la entrada que es el SW0 està a 0, si moveu l'interruptor **SW0** esteu posant l'entrada a 1, per aquest motiu el LED **LED0** s'ha d'apagar indicant que la sortida es un 0. D'aquesta forma hem comprovat el funcionament d'una porta inversora mitjançant la seva taula de la veritat i el nostre hardware.



Taula de veritat de la porta NOT.

A	Z
0	1
1	0

Desenvolupament de la pràctica 1 a l'aula.

Primera part:

Un cop ja ens hem familiaritzat amb la **Nexys A7-100T**, el l'objectiu d'aquesta pràctica es que vosaltres connecteu la resta de portes de la part autònoma a la **Nexys A7-100T** fent servir els interruptors i LEDs necessaris per demostrar el funcionament de les portes que heu implementat.

Podeu fer servir tants interruptors com considereu oportú, el mateix per els LEDs, recordeu que heu de fer servir l'exemple de la porta inversora. Bàsicament es repetir el banc de proves que ja heu implementat, però ara heu de relacionar les entrades i sortides amb interruptors i LEDs.

Pel que fa els components, podeu definir-los genèricament tal i com està definit el component one2oneport, que te una entrada i una sortida per després fer servir la porta inversora al DUT. Podeu fer per exemple un component two2oneport per utilitzar després la or2 i la and2, i així amb la resta.

Segona part:

Afegiu una porta XOR de dos entrades al vostre disseny de practica1.vhd i comproveu el seu funcionament, tant simulat amb el ModelSim com físicament fent servir la **Nexys A7-100T**.

Finalment implementeu per cadascuna de les portes un altre arquitectura anomenada *logicaretard*, en aquesta arquitectura afegirem un retard (`AFTER 5 ns`) a la porta perquè simuli el retard en un dispositiu real. Només la farem servir en simulació ja que la FPGA al ser un dispositiu real ja té el seu propi retard. Utilitzeu el codi d'exemple de la porta inversora:

```
ENTITY inversor IS
    PORT (a: IN BIT; z: OUT BIT);
END inversor;

ARCHITECTURE logicaretard OF inversor IS
BEGIN
    z <= NOT a AFTER 5 ns;
END logicaretard;
```

Cal remarcar que per que funcionin algunes de les pràctiques posteriors s'haurà de fer servir la arquitectura amb retard, sinó no funcionarà.

Avaluació de la pràctica

Farem l'avaluació de la pràctica a l'aula, la nota dependrà del que ens mostreu amb la **Nexys A7-100T**.

Per altra banda haureu de pujar tots els codis generats a la tasca oberta al campus, tant el *Nexys7.vhd*, *Nexys-A7-100T-Master.xdc*, el corresponent a les portes *amb i sense retard* i el cronograma fet a classe amb les *portes amb retard*, encara que ja ens els hagueu mostrat a classe, per si fos necessari consultar-los.